(19)日本国特許庁 (JP)

(12) 公開特許公報(A)

(11)特許出願公開番号

特開平11-353205

(43)公開日 平成11年(1999)12月24日

(51) Int.Cl.⁶

識別記号

G06F 11/28

310

FΙ

G06F 11/28

310B

審査請求 未請求 請求項の数4 FD (全 7 頁)

(21)出願番号

特願平10-170528

(22)出顧日

平成10年(1998) 6月4日

(71)出願人 000006747

株式会社リコー

東京都大田区中馬込1丁目3番6号

(72)発明者 門脇幸男

東京都大田区中馬込1丁目3番6号 株式

会社リコー内

(72)発明者 樗木杉高

東京都大田区中馬込1丁目3番6号 株式

会社リコー内

(72)発明者 中村圭治

東京都大田区中馬込1丁目3番6号 株式

会社リコー内

(74)代理人 弁理士 園田 敏雄

最終頁に続く

(54) 【発明の名称】 トレースメモリ内蔵のプロセッサ

(57)【要約】

【課題】LSIに搭載されているCPUやDSP等のプログラム実行やデータアクセス等の動作履歴を格納する機能(トレースメモリ)を同LSI内部に持たせる場合において、トレース用メモリの小容量化を実現し、高速なLSIに対してのリアルタイムトレースを実現できるように、トレース用メモリへ記憶させるべきトレース情報の圧縮方法を工夫すること。

【解決手段】プログラムアドレスのトレースの際、シーケンシャルな動作または分岐動作の違いを特定ビットで表し、これをアドレスの代わりにトレースメモリに記憶し、分岐の際、パイプラインの段数だけ分岐先アドレスを分割し、パイプラインハザード期間にこの分割された分岐先アドレスと分岐を表す特定ビットをトレースメモリへ記憶させること。

【特許請求の範囲】

【請求項1】プログラムアドレスのトレースの際、アドレスのシーケンシャルな動作または分岐動作の違いを特定ビットで表し、これをアドレスの代わりにトレースメモリに記憶し、分岐の際、パイプラインの段数だけ分岐先アドレスを分割し、パイプラインハザード期間にこの分割された分岐先アドレスと分岐を表す特定ビットをトレースメモリへ記憶させることを特徴とするトレースメモリ内蔵プロセッサ。

1

【請求項2】プログラムアドレスのトレースの際、アドレスのシーケンシャルな変化の数をカウントするカウンタを有し、アドレスの分岐が発生した場合は分岐先アドレスと上記カウンタのカウンタ値をトレースメモリに記憶させることを特徴とするトレースメモリ内蔵プロセッサ。

【請求項3】プログラムアドレスのトレースの際、アドレスのシーケンシャルな変化に対してはその変化毎に"1"(または"0")を1ビットづつシフトさせながらレジスタに書き込むとともに、アドレスの分岐が発生した場合、アドレスの先頭に"0"(または"1")を付けた分岐先アドレスをシフトさせながら、さらにレジスタに書き込み、レジスタの全ての桁にデータが書き込まれたとき、上記レジスタのデータをトレースメモリに記憶させることを特徴とするトレースメモリ内蔵プロセッサ。

【請求項4】プログラムアドレスのトレースの際、シーケンシャルなアドレスの変化に対しては"1"(または"0")を1ビットづつシリアルアクセスメモリで構成したトレースメモリにシフトさせながら書き込み、アドレスの分岐が発生した場合、アドレスの先頭に"0"(または"1")を付けた分岐先アドレスを前のデータの後に引き続いてシフトさせながら上記シリアルアクセスメモリで構成したトレースメモリに書き込むことで、アドレス情報をアドレストレースメモリに記憶させることを特徴とするトレースメモリ内蔵プロセッサ。

【発明の詳細な説明】

[0001]

【産業上の利用分野】本発明は、LSIに搭載されているCPUやDSP等のプログラム実行やデータアクセス等の動作履歴を格納する機能(トレースメモリ)を同LSI内部に持たせる場合において、有効にトレースメモリを使用するための手段、方法に関するものであり、トレースメモリを最小限のメモリ容量で実現することができ、チップ面積を低減することができるものである。

[0002]

【従来の技術】一般的にソフトウエアの開発支援装置であるインサーキット・エミュレータ(以下ICE)の機能であるリアルタイムトレースは、ターゲットチップの外部にトレース用メモリを持たせることにより実現している。リアルタイムトレースは、ターゲットチップ内部

のCPUやDSPのアドレス、データ、ステータス等の 情報(以下、トレースデータ)をトレースしたい期間だ け外部トレース用メモリに逐次書き込み保存する (当然 ながらトレース用メモリの書き込み制御信号もターゲッ トチップから出力される)。トレース終了後そのデータ を読み出し、パソコン等でソフト的に処理し、CRTに 出力することによりターゲットチップの動作履歴を確 認、解析することが可能となる。この場合、ターゲット・ チップの外部にトレース用メモリがあるため、トレース 10 データのビット数分の端子が、ターゲットチップに必要 となる。例えば、アドレス32ビット、データ32ビッ ト、ステータス8ビットであれば32ビット分の端子が 別途必要となってしまう。また、アドレス、データが数 系統ある様なCPU、DSPを使用している場合は非常 に多くの端子が必要となってしまい、チップ面積は実際 の回路規模ではなく端子数により決定されチップのコス トが高くなってしまう問題がある。また、ターゲットチ ップとトレース用メモリはICEボード上に実装されて おり、動作速度が非常に高速なチップではボード上の配 線遅延、ノイズ、トレース用メモリの性能等によりトレ 20 ース用メモリへの書き込みが間に合わず、正常に書き込 むことができない場合があり、ターゲットチップとトレ ース用メモリとのインターフェース部を精度よく設計し ていても、実際にはボード実装後のデバッグ時間がかな り必要となっているという問題がある。近年ではこれら の問題から、ターゲットチップ内部にトレース用メモリ を搭載することにより、ICE用端子の削減、ICEボ ードのデバック時間の短縮、高速動作時でのリアルタイ ムトレースが可能となっている。しかしながら、トレー ス用メモリをターゲットチップ内に搭載する場合におい て、例えば、実行プログラムのアドレスをトレース用メ モリに格納する場合、実行プログラムアドレスのビット 長、任意の実行プログラムのステップ数をワード長とす るメモリが必要となり、トレース用メモリによるコスト 増とリアルタイムトレース機能の確保とのトレードオフ になる。そこで、分岐先アドレスと割り込み直前の実行 アドレスのみをトレースメモリに格納する方法が特開平 8-95945号公報に記載されている。この方法は、 マイクロプロセッサにトレースメモリを持たせ、プログ ラムアドレスのトレースメモリへの格納は分岐命令、割 り込み等に対して、実行終了命令のプログラムカウンタ 値、現在実行している命令のプログラムカウンタ値を選 択して格納するものであるが、分岐後のシーケンシャル な命令実行についてのトレース結果については格納され ておらず、ICE側でのトレース結果データの整理、表 示にあたり、分岐元アドレスを容易に特定することは困 難である。また、分岐元アドレスと分岐先アドレスのみ をトレースメモリに格納した場合の例を図6に示すが、 この図のように1回の分岐でトレースメモリを2ワード 分消費することになるという欠点がある。

[0003]

【本発明が解決しようとする課題】そこで本発明では、上記の問題を解決するために、トレース用メモリをターゲットチップ内部に持たせる場合において、トレース用メモリの小容量化を実現し、高速なLSIに対してのリアルタイムトレースを実現できるように、トレース用メモリへ記憶させるべきトレース情報の圧縮方法を工夫することをその課題とするものである。

[0004]

【課題解決のために講じた手段】

【解決手段1】トレースメモリ内蔵プロセッサについて、プログラムアドレスのトレースの際、アドレスのシーケンシャルな動作または分岐動作の違いを特定ビットで表し、これをアドレスの代わりにトレースメモリに記憶し、分岐の際、パイプラインの段数だけ分岐先アドレスを分割し、パイプラインハザード期間にこの分割された分岐先アドレスと分岐を表す特定ビットをトレースメモリへ記憶させること。

【作用】パイプラインの段数だけアドレスを分割し、パイプラインハザード期間に分割された分岐先アドレスを 20トレースメモリに格納する。また分岐命令かシーケンシャルな命令かの判別ビットを用いることで、分岐命令時には「0」を、シーケンシャルな命令を実行している時はプログラムアドレスを格納する代わりに「1」を格納する。以上のトレース結果から少ないメモリ容量で、多くの実行履歴を格納することが可能となる。またICE側にとっては、分岐先アドレス、判定ビットの「1」の数をカウントすることにより、分岐元アドレスを容易に特定することが可能となる。

[0005]

【解決手段2】トレースメモリ内蔵プロセッサについて、プログラムアドレスのトレースの際、アドレスのシーケンシャルな変化の数をカウントするカウンタを有し、アドレスの分岐が発生した場合は分岐先アドレスと上記カウンタのカウンタ値をトレースメモリに記憶させること。

【作用】シーケンシャルな命令をカウントする機能を持たせ、トレースメモリに対しては、分岐先アドレスとシーケンシャルな命令をカウントした値を格納する。以上のトレース結果から少ないメモリ容量で、多くの実行履歴を格納することが可能となる。またICE側にとっては、分岐先アドレス、カウント値により、分岐元アドレスを容易に特定することが可能となる。

[0006]

【解決手段3】トレースメモリ内蔵プロセッサについて、プログラムアドレスのトレースの際、アドレスのシーケンシャルな変化に対してはその変化毎に"1"(または"0")を1ビットづつシフトさせながらレジスタに書き込むとともに、アドレスの分岐が発生した場合、アドレスの先頭に"0"(または"1")を付けた分岐 50

先アドレスをシフトさせながら、さらにレジスタに書き込み、レジスタの全ての桁にデータが書き込まれたとき、上記レジスタのデータをトレースメモリに記憶させること。

【作用】シーケンシャルな命令についてはその判別ビットとして「1」を、分岐命令についてはその判別ビットとして「0」、および分岐先アドレスをトレースメモリに圧縮して格納する。以上のトレース結果から少ないメモリ容量で、多くの実行履歴を格納することが可能となる。またICE側にとっては、分岐先アドレス、判定ビットの「1」の数をカウントすることにより、分岐元アドレスを容易に特定することが可能となる。

[0007]

【解決手段4】トレースメモリ内蔵プロセッサについて、プログラムアドレスのトレースの際、シーケンシャルなアドレスの変化に対しては"1"(または"0")を1ビットづつシリアルアクセスメモリで構成したトレースメモリにシフトさせながら書き込み、アドレスの分岐が発生した場合、アドレスの先頭に"0"(または"1")を付けた分岐先アドレスを前のデータの後に引き続いてシフトさせながら上記シリアルアクセスメモリで構成したアドレストレースメモリに書き込むことで、アドレス情報をトレースメモリに記憶させること。

【作用】シーケンシャルな命令についてはその判別ビットとして「1」を、分岐命令についてはその判別ビットとして「0」、および分岐先アドレスをシリアルアクセスメモリで構成したトレースメモリに順次シフトさせながら圧縮して格納する。以上のようにシーケンシャルなトレースメモリを用いてトレースさせることにより、レジスタを用いることなく簡単な回路構成で高速に、しかも少ないメモリ容量で、多くの実行履歴を格納することが可能となる。またICE側にとっては、分岐先アドレス、判定ビットの「1」の数をカウントすることにより、分岐元アドレスを容易に特定することが可能となる。

[0008]

【実施例】本発明のトレースメモリ内蔵プロセッサを用いてデバッグを行うためのシステムの概念的な構成を図1に示している。デバッグ対象となるターゲットチップ100には、機器の制御やディジタル信号処理等の演算を行うためのCPU10とプログラム及びデータを格納するためのメモリ11を搭載している。従来、これらCPUとメモリ11は別々のチップで実現し、これらを基板上に置き接続することでシステムを構成していた。しかし近年半導体技術の進歩と共にチップの高速化と小面積化が実現でき、システムの小型化と低コスト化、さらに低消費電力化を図るために1チップにCPUとメモリ等を一緒に搭載するケースが増えてきている。このようなシステムでプログラムやデータのデバッグを行うためには、CPU10から出力されるメモリ11へのアドレ

リアドレス20の変換方式の一例を示したものである。 t0~t13は、サイクル0からサイクル13を示す。 ビットBは、分岐状態であるか否かを示し、'1'のと き分岐なし、'0'のとき分岐ありを示す。一般的に分 岐ありの場合は、アドレスが'1'ずつ増加されず、今 までと異なったアドレス値を示すことでこれを認識でき る。従って、アドレス値が順に'1'ずつ増加している 場合は、分岐は行われず、命令を順に実行していること を示す。D7~D0は、分岐先アドレスを格納するフィールドで、図2では1サイクルに8ビットを格納できる 場合を示している。例えば、サイクルt5でBビットが

6

'0'となり分岐したことを示しているが、この分岐先アドレスは、サイクル t 5~t8のD7~D0ビットで表される。この例ではアドレスは32ビットで、サイクル t5における分岐先アドレスは2進数で、'011010110,0000111,01100,00001100,000

001100'であることを示している。ちなみにサイクル t 5~ t 8 で分岐先アドレスを格納する場合は、最も上位(左側)のビットから格納している。

20 【0010】以上を図5に示すタイミングチャートで説明する。図5はプロセッサの実行過程が、命令フェッチ、デコード1(プリデコード)、デコード2、実行の4段パイプライン動作の場合を示している。ここでアド

レス100はアドレス200への分岐命令であり、図2のサイクル t 5に対応している。このアドレス100の分岐命令は実行ステップで分岐が決定するとすぐにアドレス200の命令からフェッチを開始する。そしてその間フエッチされたアドレス101,102,103の命

ラインハザード)。これは図2におけるサイクル t 6 ~ t 8 に対応する。このように分岐命令とその後のパイプラインハザードのサイクルを利用して、従来、例えば3

令は実行すべきでない命令であり、不要となる (パイプ

2ビットで表される分岐先アドレスを8ビットずつに分割して、これを4サイクルかけてメモリに格納することでメモリを効率良く使用することができる。図3は、別

の符号化方式を示したものである。これは、アドレスを 格納するフィールドを32ビット分用意し、分岐命令間 の一般命令の数も格納することで分岐命令の分岐先アド

レス及び分岐命令以外の通常命令がどれだけ実行したか を格納できる。例えば図3の例では、通常命令を3命令 実行した後に分岐命令を実行しており、その分岐先アド レスは、分岐アドレス1で示される。その後、通常命令

が 6 命令続いた後に、分岐命令が実行され、その分岐先 アドレスは分岐アドレス 2 で示される。このような手順 によりアドレスの変化をトレースメモリに蓄積すること

【0011】図4は、別の実施例を示したもので、シリアルなビット列としてアドレス情報をトレースメモリに格納する場合を示している。アドレス情報格納の開始 50 は、トレースメモリの左上となっており、ビット方向に

でトレースメモリの容量を削減することができる。

ス20とCPU10とメモリ11間でやりとりされるデ ータ21をリアルタイムに監視し、プログラムやデータ の誤りを見つけ、修正することが必要である。このため 一般的には、ターゲットチップ外部のデバッガ16、す なわちICE (インサーキット・エミュレータ) にター ゲットチップ100内のアドレス20とデータ21を取 り出し、プログラムやデータの検証をとる方法が用いら れる。しかし、高速に動作するシステムでは、ターゲッ トチップ10からアドレス20やデータ21の信号を取 り出す際に波形がなまり、正確な信号が取り出せないと いった問題やアドレスやデータ幅が大きい場合、例えば 32ビットプロセッサではアドレス32ビット、データ 32ビットでこれら両方の信号を取り出すには、ターゲ ットチップ100に計64ビットの端子が新たに必要に なり、高価な多ピンパッケージを使用せざるを得ないと いった問題があった。またリアルタイムデバッグにおけ る波形のなまりの問題を解決するため、ターゲットチッ プ100内にトレースメモリを内蔵し、リアルタイムで 動作させる際、一旦アドレス20やデータ21をトレー スメモリに格納し、後で比較的低速な動作で外部のデバ ッガにアドレスやデータを取り出すということも行われ ている。しかし、この場合でもある時間内のアドレスと データを格納するには、容量の大きいトレースメモリが 必要であるといった問題があった。デバッグのために容 量の大きいトレースメモリを搭載してもデバッグが終わ ったシステムでは、トレースメモリは不要であり、これ があるためにチップ単価が高くなったり、またトレース メモリを搭載したチップと搭載しないチップの2種類を 作成し、デバッグを行うときはトレースメモリを搭載し たチップを使い、デバッグが終了し、実際の製品に組み 込む場合はトレースメモリを搭載しないチップを使用す るという方法もあるが、このためには2種類のチップを 作成することになるためにコストがかかるという問題も ある。

【0009】本発明は、以上の問題を極めて効果的に解 消したものであり、トレースメモリの容量をできるだけ 少なくしてデバッグ可能なターゲットチップを提供する ことができるものである。本発明のトレースメモリ内蔵 プロセッサを用いてデバッグを行うためのシステムの概 念的な構成を示す図1において、特徴的な点はターゲッ トチップ100内のアドレス用のトレースメモリ14の 入力側に符号化回路12を設けており、またデバッグ1 6の入力側に復号化回路15を設けていることである。 これによりトレースメモリ14にアドレスを格納する際 は、CPU10からメモり11へ出力されるアドレス2 0の変化を利用し、できるだけメモリ容量を削減できる ようにアドレスの符号化を行い、この符号化データをト レースメモリに格納する。また、デバッガ16に取り込 む際には、この符号化データを元に戻し(復号化)て検 証を行う。次にこの方法を具体的に示す。図2は、メモ

8

格納していき、ビット方向が全て埋まったらワード方向 に1行下がり、左から右へ格納するという手順を踏む。 シフタはビット方向に格納する際の位置合わせをするも のであり、レジスタは一時的にデータを保持するための もので、レジスタにピットが埋まったときにメモリに1 行分を書き込む。メモリ書き込み後はレジスタの値はリ セットされ、次のアドレス情報が格納される。図4の例 では、スタートビットから右側に通常命令を示すビット '1'が5ビットあり、6ビット目に分岐命令を示すビ ット'0'がある。このことは通常命令を5命令実行し た後に、分岐命令を実行しており、分岐命令の分岐先ア ドレスは分岐命令を示すビット'0'の後の決まった長 さで示される。図4の場合、分岐先アドレスが10ビッ トの場合を示している。また、上記図4の実施例におい て、トレースメモリとして、シリアルアクセスメモリで 構成したトレースメモリを用い、シーケンシャルな命令 についてはその判別ビットとして「1」を、分岐命令に ついてはその判別ビットとして「0」、および分岐先ア ドレスを上記シリアルアクセスメモリで構成したトレー スメモリに順次シフトさせながら格納するようにすれ ば、レジスタを用いることなく簡単な回路構成で高速

[0012]

【効果】(1)解決手段1による発明(請求項1に係る発明)について

に、しかも少ないメモリ容量で、多くの実行履歴を格納

有効かつ最小限のメモリ容量で実現でき、プログラムア

ドレスの推移の情報を格納することができる。

することが可能となる。以上により、トレースメモリを

プログラムアドレスのトレースの際、アドレスがシーケンシャルな動作をしているか、それ以外の動作をしているかを特定ビットで表すことにより、すべてのアドレスをトレースするときよりもメモリ容量を削減することが可能となり、さらに、分岐先のアドレスをパイプラインハザード期間に分割してトレースメモリに記憶させることにより、分岐先のアドレスの全ビットを一括して記憶させる場合よりも、メモリ容量を削減することも可能となり、チップ面積を縮小することができる。

(2) 解決手段2による発明(請求項2に係る発明)に ついて

プログラムアドレスのトレースの際、アドレスがシーケ 40 レースする従来のトレースメモリの内容を示す図。 ンシャルな動作をしている場合をカウントしたカウンタ

値と分岐先アドレスのみをアドレストレースメモリに記憶させることにより、アドレスのメモリ容量を削減することが可能となり、チップ面積を縮小することができる。

(3)解決手段3による発明(請求項3に係る発明)に ついて

プログラムアドレスのトレースの際、シーケンシャルな動作をしているときのアドレス変化に対する情報"1

(または0)"と、分岐が発生した場合、アドレスの先頭に"0(または1)"を付けた分岐先アドレスのみをアドレストレースメモリに記憶させることにより、アドレスのメモリ容量を削減することが可能となり、チップ面積を縮小することができる。

(4)解決手段4による発明(請求項4に係る発明)に ついて

プログラムアドレスのトレースの際、シーケンシャルな動作をしているときのアドレス変化に対する情報"1

(または0)"と、分岐が発生した場合、アドレスの先頭に"0(または1)"を付けた分岐先アドレスのみを シリアルアクセスメモリで構成したアドレストレースメモリに順次記憶させることにより、回路構成を簡素化でき、高速化が可能で、かつアドレスのメモリ容量を削減することが可能となり、チップ面積を縮小することができる

【図面の簡単な説明】

【図1】は、本発明のトレースメモリ内蔵プロセッサを 用いてデバッグを行うためのシステムの構成図。


【図2】は、パイプラインハザード期間を利用してアドレス情報をトレースメモリに格納する際のメモリの内容 の を示す図。

【図3】は、分岐アドレスと連続アドレスのカウント値をトレースメモリに格納する際のメモリの内容を示す図。

【図4】は、インクリメント情報と分岐アドレスをシリアルにトレースメモリに格納するための構成及びメモリの内容を示す図。

【図5】は、4段のパイプライン動作を示すタイミング チャート。

【図 6 】は、分岐元アドレスと分岐先アドレスのみをト レースする従来のトレースメモリの内容を示す図 【図1】




[図3]




前の分枝アドレスから 今の分枝アドレスまでの インストラクション数(ランレングス)

分岐アドレスと連続アドレスのカウント値を保存

【図2】



パイプラインハザードを利用してアドレス情報を保存



【図6】

【図5】

•	
, o » \ \ \ \ \ \ \ \ \ \ \ \ \ \ \ \ \ \	トレースメモリー 分岐元アドレス 分岐先アドレス
* ッチ 新江間(III)(III)(III)(III)(III)(III)(III)(II	7ドレス
、 分岐命令	3
コード 1 <u> </u>	4
	ő
- KS	従来例 分岐先 アドレスと分岐先アドレスのみトレース
## TO THE THE PROPERTY OF THE	
穫 穫 穫	
4倍のパイプライン例 マドレスは 101 102 1024天本	•

フロントページの続き

(72)発明者 平井敬康 東京都大田区中馬込1丁目3番6号 株式 会社リコー内